アセンブリの構成部品が干渉している場合、アセンブリや図面で隠線処理が正しく行われない

・アセンブリで構成部品が干渉する場合、干渉する個所の隠線処理は正しく行われません。
　　・各エッジはワイヤフレームとシェードでは正しく表示されます。

・アセンブリ中にて構成部品同士が干渉している場合、干渉するエッジはそのエッジ全体が隠線になるか実線になるかを決定します。
　　・これは干渉するエッジの何処までが実線で、何処までが隠線かは計算しないことを意味します。
　　・干渉するエッジのどれが実線で表示され、どれが隠線で表示されるかは予測できません。

・モデルのスピンなどの度に干渉する各エッジの隠線処理を行うとパフォーマンスの低下を招くため上記のような処理が行われます。

・アセンブリで正しく隠線を表示する方法は下記の通りです。
　　・構成部品の干渉を無くします。
　　・アセンブリの場合、コンフィギュレーションオプション  fasthlr  を yes に設定し、高速隠線消去 を有効化します。
 　　　　・画面での表示のみ有効で、印刷時などの隠線は正しくありません。
　　・モデルをシェードもしくはワイヤフレームで表示します。
　　・図面の場合、正しく表示されないエッジをドラフトエンティティに変換し、線種を変更します。

・構成部品が干渉したままで隠線処理を正しく行う機能は用意されていません。

参考
PTC文書 - CS71125
https://support.ptc.com/appserver/cs/view/solution.jsp?source=subscription&n=CS71125